DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

Image available 04525186

POLYCRYSTALLINE SILICON THIN FILM TRANSISTOR

PUB. NO.:

06-169086 [JP 6169086 A]

PUBLISHED:

June 14, 1994 (19940614)

INVENTOR(s): KITAI KENICHI

OOIMA SUSUMU

APPLICANT(s): SANYO ELECTRIC CO LTD [000188] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

04-320716 [JP 92320716]

FILED:

November 30, 1992 (19921130)

INTL CLASS:

[5] H01L-029/784; G02F-001/136

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1607, Vol. 18, No. 499, Pg. 83,

September 19, 1994 (19940919)

ABSTRACT

PURPOSE: To increase the resistance of a LDD region and thereby reduce the off current by superposing a source and drain electrodes on the region. CONSTITUTION: The drain electrode 17 and source electrode 16 of a polycrystalline silicon thin film transistor, are superposed on part of or the entire region 12 in a semiconductor layer with a low impurity concentration, with a gate insulating film 3 and layer insulating film 13 in-between. When the potential applied to the source electrode 16 or drain electrode 17 is negative, consequently, a negative electric field is applied to a LDD region 12 in proximity to the drain electrode 17, and a depletion layer is produced there. Thus a high resistance is obtained. This reduces the current in a region where the gate electrode VC is deep when the drain voltage VD is positive, and that in a region where the gate electrode VC is shallow when the drain voltage VD is negative.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-169086

(43)公開日 平成6年(1994)6月14日

(51) Int. Cl. 5

識別記号

FΙ

H01L 29/784

G02F 1/136

500

9018-2K

9056-4M

H01L 29/78

311

審査請求 未請求 請求項の数1 (全6頁)

(21)出願番号

特願平4-320716

(22)出願日

平成4年(1992)11月30日

(71)出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 北井 健一

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内

(72)発明者 大今 進

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内

(74)代理人 弁理士 西野 卓嗣


(54) 【発明の名称】多結晶シリコン薄膜トランジスタ

(57) 【要約】

(修正有)

【目的】 LDD構造を有するTFTにおいて、特にV、が正の場合のV。の深い領域での電流、及びV。が負の場合のV。の浅い領域での電流を低減することができる多結晶シリコン薄膜トランジスタを提供するものである。

【構成】 LDD領域にソース及びドレイン電極が重畳 するような構造である。



【特許請求の範囲】

【請求項1】 絶縁性基板上に、同じ層内で不純物濃度の異なる領域を複数有する半導体層と、該半導体層の不純物濃度の高い2つの領域に対応した開口部を有するゲート絶縁膜と、前記半導体層の2つの領域間の不純物濃度の低い領域上に前記絶縁膜を介して備えられたゲート電極と、前記開口部以外の領域に形成された層間絶縁膜と、前記半導体層に開口部を介して接触したソース電極及びドレイン電極とを順次積層してなる多結晶シリコン薄膜トランジスタにおいて、前記ドレイン電極及びソー 10 ス電極が、前記ゲート絶縁膜及び層間絶縁膜を介して前記半導体層の不純物濃度の低い領域の一部あるいは全部と重畳することを特徴とする多結晶シリコン薄膜トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス型液晶表示装置におけるスイッチング素子に用いる薄膜トランジスタに関し、特に多結晶シリコン薄膜トランジスタに関するものである。

[0002]

【従来の技術】近年、多結晶シリコン薄膜トランジスタ に関する研究開発が進められている。

【0003】図9に従来のLDD (Light Doped Drain) 構造を有する多結晶シリコン薄膜トランジスタ (Poly-Si TFT) の平面図を示し、図10に図9のC-C'線に沿った断面図を示す。

【0004】LDD構造を有する薄膜トランジスタ、即ちLDD-TFTは、ゲート電極とドレイン電極との間、及びゲート電極とソース電極との間に、ドレイン電 30極やソース電極より不純物濃度の低いLDD領域を備えた構造を有するTFTである。

【0005】図9及び図10に示す如く、石英、ガラス等から成る非晶質絶縁性基板1上に、多結晶シリコン膜2を形成し、この多結晶シリコン膜2をエッチングして島状パターンにする。そして、SiO,膜、SiN,膜等から成るゲート絶縁膜3を形成し、次に多結晶シリコン膜からなるゲート電極4を形成する。

【0006】その後、ゲート絶縁膜3がLDD領域に残るようにエッチングして、不純物元素を多結晶シリコン膜2にドープしてソース領域10及びドレイン領域11を形成する。

【0007】さらに、全面に層間絶縁膜14を積層し、ソース領域10及びドレイン領域11上にコンタクトホール15を形成し、そこにそれぞれコンタクトしたソース電極16及びドレイン電極17を金属で形成する。またここで表示電極20を設ければ、表示装置とすることできる。

【0008】ここで、トランジスタ特性のトランスファ 層の不純物濃度の高い2つの領域に対応した開口部を有一特性 ($V_c - I_a$ 特性) について、従来のLDD構造を 50 するゲート絶縁膜と、前記半導体層の2つの領域間の不

有する多結晶シリコン薄膜トランジスタの場合を説明す ス.

【0009】図11に従来の多結晶シリコン薄膜トランジスタのドレイン電圧を正、負にした場合の $V_c - I_a$ 特性を示す。ゲート電圧 V_c が負の領域においても、ドレイン電流 I_a は V_c の大きさに依存せず一定になってはいるもののその電流値はまだ大きいため、充電特性に劣化が生じる。

【0010】以下に、その電流が大きい場合の充電特性 に劣化が生じる理由を説明する。

【0011】図12にゲート電圧 V_{o} 、ドレイン電圧 V_{o} 、ソース電圧 V_{o} のそれぞれの時間変化を示す。

【0012】ドレイン電圧 V_0 は、ドレイン電極に正、 負交互に印加される電圧である。また、ゲート電圧 V_0 は常時負であるがTFTをオンする時に正電圧が印加さ れる。このTFTがオン状態の間に $V_0 = V_0$ まで充電さ れ、その後次のオン状態となるまでその電圧が保持され る。

【0013】図12のAの領域の場合には、オフ状態に 20 おいて、V。はソースからみて深い位置にあり、図11ではA点に相当する。従ってTFTはオフ状態でも図11のA点で示された電流値I。(リーク電流)によって、その電圧は低下してしまう。また図12のBの領域の場合には、オフ状態において、V。はソースからみて浅い位置にあり、図11ではB点に相当する。従ってTFTはオフ状態でも図11のB点で示されたリーク電流によって、その電圧は保持することができない。このように図11におけるA点、B点は液晶の保持特性においては最も重要な電流値である。

【0014】図13にLDD構造を備えていないTFTの $V_c - I_c$ 特性を示す。

【0015】同図に示す如く、V₆が負の場合には、オフ電流が非常に大きい特性である。上述の如く、従来のLDD構造では、LDD構造の無いTFTに比べて低いオフ電流ではあるが、以上の観点からは十分に低いとは言えない。

[0016]

【発明が解決しようとする課題】本発明は上述の従来の欠点に鑑みて成されたものであり、LDD構造を有する多結晶シリコンTFTにおいて、特に負の映像信号電圧が印加された場合、その負の映像信号電圧によってLDD領域を完全にオフ状態とさせ、リーク電流(オフ電流)が十分小さい多結晶シリコン薄膜トランジスタを提供するものである。

[0017]

【課題を解決するための手段】本発明の多結晶シリコン 薄膜トランジスタは、絶縁性基板上に、同じ層内で不純 物濃度の異なる領域を複数有する半導体層と、該半導体 層の不純物濃度の高い2つの領域に対応した開口部を有 するゲート絶縁膜と、前記半導体層の2つの領域間の不 10

純物濃度の低い領域上に前記絶縁膜を介して備えられた ゲート電極と、前記開口部以外の領域に形成された層間 絶縁膜と、前記半導体層に開口部を介して接触したソー ス電極及びドレイン電極とを順次積層してなる多結晶シ リコン薄膜トランジスタにおいて、前記ドレイン電極及 びソース電極が、前記ゲート絶縁膜及び層間絶縁膜を介 して前記半導体層の不純物濃度の低い領域の一部あるい は全部と重畳するものである。

[0018]

【作用】本発明によれば、ソース電極もしくはドレイン 電極に印加される電位が負の場合には、ドレイン電極近 傍のLDD領域に負電界が印加されるため、その部分に 空乏層ができ高抵抗とすることができる。従って液晶駆 動素子用で特に、V。が正の場合のV。の深い領域での電 流、及びV。が負の場合のV。の浅い領域での電流を低減 することができる。

[0019]

【実施例】以下に本発明の多結晶シリコン薄膜トランジ スタの実施例について、図1乃至図5に従って説明す

【0020】まずはじめに、本発明の多結晶シリコン薄 膜トランジスタの製造方法について詳述する。

【0021】図1に多結晶シリコン薄膜トランジスタの 製造工程の平面図を示し、図1乃至図5に図1のA-A'線に沿った多結晶シリコン薄膜トランジスタの製造 工程の断面図を示す。

【0022】図2に示す如く、石英、ガラス等の非晶質 絶縁性基板1上に、CVD法、スパッタ法等によりアモ ルファスシリコン膜を形成し、これを固相成長法、レー ザアニール法等を用いて多結晶化し多結晶シリコン膜2 30 ば、表示装置とすることもできる。 とする。その多結晶シリコン膜2を島状パターンにエッ チングする。続いて、熱酸化法、CVD法、スパッタ法 により、その島状パターンに形成した多結晶シリコン膜 2を覆うようにSiO,膜、SiN,膜等のゲート絶縁膜 3を形成する。

【0023】そして、このゲート絶縁膜3上に、CVD 法、スパッタ法により多結晶シリコンからなるゲート電 極4を形成する。

【0024】図3に、図2で示した構造に続く製造工程 の多結晶シリコン薄膜トランジスタの断面図を示す。

【0025】図3に示す如く、ドレイン領域及びソース 領域(これらの各領域はさらに後の工程で形成する)上 のゲート絶縁膜3をレジストパターン5 (図中の斜線 部)で覆い、レジストパターン5で覆われていない部分 のゲート絶縁膜3をエッチングしてそのゲート絶縁膜3 に開口部6 (図1における斜線のない部分)を形成す る。このとき、ゲート電極4の両側のゲート絶縁膜3に 形成した開口部6は、その開口部の周縁7が多結晶シリ コン膜の周縁8及びゲート電極4と重畳しないように形 成されている。このように、開口部以外の全面をレジス 50 は、オフ状態において、V。はソースからみて浅い位置

トパターン5で覆ってゲート絶縁膜3をエッチングする ので、非晶質絶縁性基板1のエッチングを防ぐことがで

【0026】このゲート電極4と前記開口部の周縁7と の重畳しない部分がLDD領域である。

【0027】図4に示す如く、前記レジストパターンを 除去後、前記ゲート絶縁膜3をマスクとして、前述の多 結晶シリコン膜が露出した開口部6に不純物元素をドー プレてソース領域10及びドレイン領域11 (図中のハ ッチング)を形成する。

【0028】この露出した開口部6に不純物元素をドー プした後、熱処理を行うことでソース領域10、ドレイ ン領域11及び各LDD領域の活性化が進み、そのゲー ト絶縁膜3の下層の多結晶シリコン膜の一部に、ソース 領域10及びドレイン領域11よりも不純物濃度の低い LDD領域12が形成できるのである。

【0029】次いでCVD法あるいはスパッタ法あるい は塗布法により、SiO,膜あるいはSiN,膜から成る層 間絶縁膜13を全面に成膜する。

【0030】図5に、本発明の実施例の薄膜トランジス 20 夕の製造完了後の断面図を示す。

【0031】同図に示す如く、前記層間絶縁膜13の前 記ソース領域10及びドレイン領域11上にゲート絶縁 膜3の開口部より小さなコンタクトホール15を形成 し、スパッタ法あるいは蒸着法等により、A1、Mο、 Cr、ITO、Ni、あるいはこれらの混合膜又は積層 膜からなる導電膜配線、即ちソース電極15、ドレイン 電極17及びそのドレイン電極17を備えたドレイン配 線18を形成する。またここで表示電極20を設けれ

【0032】これらの導電膜配線のうち、ソース電極1 6、ドレイン電極17の両電極が、LDD領域と重畳す るように形成する。

【0033】このような本発明の構造にすることによ り、TFT特性が向上するのであるが、そのことについ て以下に説明する。

【0034】図6にゲート電圧V_c、ドレイン電圧V_b、 ソース電圧V_sのそれぞれの時間変化を示す。

【0035】ドレイン電圧V。は、ドレイン電極に正、 40 負交互に印加される電圧である。また、ゲート電圧V。 は常時負であるがTFTをオンする時に正電圧が印加さ れる。このTFTがオン状態の間にV。=V。まで充電さ れ、その後次にオン状態となるまでその電圧が保持され る。

【0036】図6のAの領域の場合には、オフ状態にお いて、V。はソースからみて深い位置にあり、図7では A点に相当する。従ってTFTはオフ状態でも図7のA 点で示された電流値I。(リーク電流)によって、その 電圧は低下してしまう。また図6のBの領域の場合に

5

にあり、図7ではB点に相当する。従ってTFTはオフ 状態でも図7のB点で示されたリーク電流によって、そ の電圧は保持することができない。

【0037】このように図7におけるA点、B点は液晶の保持特性においては最も重要な電流値である。

【0039】尚、ソース電極及びドレイン電極のLDD 領域への重なりについては、本実施例では一定の重なり 量であるが、重なっておればいくらでもよい。

[0040]

【発明の効果】本発明によれば、LDD領域にソース電極及びドレイン電極を重ねることにより、LDD領域を高抵抗にすることができ、オフ電流の低減が可能となる。従って、リーク電流が減少し、液晶の保持率の向上が図れ、高品質のパネルを供給することができる。

【図面の簡単な説明】

【図1】本発明のLDD構造の多結晶シリコン薄膜トランジスタの平面図である。

【図2】本発明のLDD構造の多結晶シリコン薄膜トランジスタの断面図である。

【図3】本発明のLDD構造の多結晶シリコン薄膜トランジスタの断面図である。

【図4】本発明のLDD構造の多結晶シリコン薄膜トランジスタの断面図である。

【図5】本発明のLDD構造の多結晶シリコン薄膜トランジスタの断面図である。

【図6】本発明のLDD構造の多結晶シリコン薄膜トランジスタの各電圧の時間変化である。

【図7】本発明のLDD構造の多結晶シリコン薄膜トランジスタのトランスファー特性である。

【図8】従来のLDD構造の多結晶シリコン薄膜トランジスタの各電圧の時間変化である。

【図9】従来のLDD構造の多結晶シリコン薄膜トランジスタの平面図である。

【図10】従来のLDD構造の多結晶シリコン薄膜トランジスタの断面図である

【図11】従来のLDD構造の多結晶シリコン薄膜トランジスタのトランスファー特性である。


【図12】従来のLDD構造の多結晶シリコン薄膜トランジスタのトランスファー特性である。

【図13】従来のLDD構造の無い多結晶シリコン薄膜トランジスタのトランスファー特性である。


【符号の説明】


- 1 非晶質絶縁性基板
- 2 多結晶シリコン膜
- 20 3 ゲート絶縁膜
 - 4 ゲート電極
 - 5 レジストパターン
 - 6 開口部
 - 7 開口部の周縁
 - 8 多結晶シリコン膜の周縁
 - 9 ゲートオフセット領域
 - 10 ソース領域
 - 11 ドレイン領域
 - 12 LDD領域
- 30 13 ソース領域及びドレイン領域の周縁
 - 14 層間絶縁膜
 - 15 コンタクトホール
 - 16 ソース電極
 - 17 ドレイン電極
 - 18 ドレイン配線
 - 20 表示電極


【図1】




[図2]












[図10]



【図12】



【図11】



【図13】

